[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론
페이지 정보
작성일 23-01-19 07:24
본문
Download : [공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론.hwp
- 입력 신호 외에 출력에 influence을 주는 클록(Clock) 펄스의 유무에 따라
비동기식 플립플롭과 동기식 플립플롭으로 구분된다된다.설명
[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론
공학,기본회로,D,플립플롭,사용하여,진수,카운트,설계,이론,공학기술,레포트
[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 , [공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론공학기술레포트 , 공학 기본회로 D 플립플롭 사용하여 진수 카운트 설계 이론
D 플립플롭을 사용하여 10진수 카운트 설계 theory(이론)
기본theory(이론)
플립플롭 이란
- 플립플롭은 2진 부호 0또는 1을 기억하는 최소 기억 소자이다.
- 클록 펄스가 0이면 High impedance가 되어 전체가 동작 불능이 되고
클록 펄스가 1인 상태에서 동작한다.
플립플롭은 입력 신호를 변경하지 않는다면 일단 기억된 정보는 계속
유지된다된다.
D 플립플롭 이란
- 입력 신호 D가 출력 신호 Q에 그대로 전달되고
Q`는 Q값의 반대로 출력되는 特性을 가지고 있는 플립플롭이다.
D 플립플롭(NAND 게이트형)
회로도
블록도
特性표
입력
출력
CP
D
Q
Q`
0
X
X
X
1
0
0
1
1
1
1
0
D 플립플롭의
파형도
10진수 카운트 설계 theory(이론)
1. D 플립플롭 4개를 사용하여 4bit 16진수 카운트를 설계한다,
(…(투비컨티뉴드 )2. 16진수 카운트는 2진수 ‘0000’에서 ‘1111’까지 설계되어 있다아
3. Nand gate는 두 입력이 ‘1’과 ‘1’일때만 출력값이 ‘0’이되고, 다른
레포트/공학기술
[공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론
순서
Download : [공학][기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론.hwp( 64 )
다.


